我想了解计算机硬件在最低层是如何组织的。我对 VLSI（微处理器）的内部结构、原理图、快速数学算法感兴趣。
我寻找有关硬件设计和实现变体的良好调查。如何为多千兆赫芯片（高达 5-10 GHz）实现现代加法器、乘法器和除法器。
我需要好的、广泛的、相当深入的调查。它可以是一本书。
谢谢
更新。刚刚发现一个有趣的http://www.aoki.ecei.tohoku.ac.jp/arith/mg/algorithm.html- 算术模块的硬件算法。即使使用 Verilog 中的算术模块生成器。但现代处理器中使用了上述哪种方案？除法器又如何呢？
答案1
答案2
查看 digilent 上的文本。它们更侧重于实用方面，但如果您不熟悉使用 FPGA 进行设计和测试，它们会很有用。他们还有一些很好的 FPGA 设计板，因此您可以使用 FPGA 等构建芯片。多 GHz 部分更多地取决于物理芯片尺寸，这需要对电动力学进行一些研究，并掌握一些高级数学知识。
http://www.digilentinc.com/Products/Catalog.cfm?NavPath=2,729&Cat=14
您还可以下载构成新 sun coolthreads 处理器核心的芯片多处理器系统的 verilog 文件。请查看http://www.opensparc.net/ 一旦您对 FPGA 的工作原理有了大致的了解，您就可以开始在设计中使用这些文件中的内容。
答案3
刚刚发现一个有趣的http://www.aoki.ecei.tohoku.ac.jp/arith/mg/algorithm.html- 算术模块的硬件算法。即使使用 Verilog 中的算术模块生成器。但现代处理器中使用了上述哪种方案？