我有一台 FPGA,通过 Arista 交换机连接到 Linux x86。FPGA 到 Arista 的链路是 10Gb 以太网,Arista 到 x86 的链路是 1Gb 以太网。
由于某种原因,当我从 FPGA 尽可能快地发送 10 个数据包时,它们到达 x86 时顺序混乱。我在一个独立的进程中使用 tcpdump 来确定收到的数据包的顺序。
Linux 内核是否可能负责数据包的混洗,或者 Linux 内核是否遵循 1Gb 接口提供的顺序?
我有一台 FPGA,通过 Arista 交换机连接到 Linux x86。FPGA 到 Arista 的链路是 10Gb 以太网,Arista 到 x86 的链路是 1Gb 以太网。
由于某种原因,当我从 FPGA 尽可能快地发送 10 个数据包时,它们到达 x86 时顺序混乱。我在一个独立的进程中使用 tcpdump 来确定收到的数据包的顺序。
Linux 内核是否可能负责数据包的混洗,或者 Linux 内核是否遵循 1Gb 接口提供的顺序?