内存控制器如何将 CPU 给出的线性地址映射到 SDRAM 寻址方案？我猜是这样的：
0x0 - 等级 1，存储体 0，行 0，列 0
0x8 - 等级 1，存储体 0，行 0，列 1
。
。
。
（最多 0 行）
0xn - 等级 1，存储体 0，行 1，列 0
0xn+8 等级 1，组 0，行 1，列 1
。
。
。
（银行 0 最大）
0xm 等级 1，存储体 1，行 0，列 0
0xm+8 等级 1，存储体 1，行 0，列 1
ETC。
数据（字）是否像 t 一样分散在内存模块上的所有 8 个 IC 中他的 （即，当将字写入等级 1、银行 0、行 0 时：LSByte 写入 IC0 银行 0、行 0、列 0，LSByte + 1 写入 IC1、银行 0、行 0、列 0 ...MSByte 写入 IC7、银行 0、行 0、列 0）？
答案1
这取决于具体模块的构造方式。总行必须是 64 位，但可以分布在 8x 8 位芯片或 4x 16 位芯片等上。此配置由制造商决定，对 CPU 不可见。