答案1
您正在计算 DDR4模块带宽并将其用作 CPU 内存控制器通道的带宽。这仅在 CPU 的四个内存通道中的每一个都以某种方式限制为一次只能与一个 DDR4 模块通信时才有效。对于此架构而言,情况并非如此。在典型实现中,连接到 SMI(可扩展内存接口)通道的每个 SMB(可扩展内存缓冲区)可以一次与两个内存模块通信。
您正在计算 DDR4模块带宽并将其用作 CPU 内存控制器通道的带宽。这仅在 CPU 的四个内存通道中的每一个都以某种方式限制为一次只能与一个 DDR4 模块通信时才有效。对于此架构而言,情况并非如此。在典型实现中,连接到 SMI(可扩展内存接口)通道的每个 SMB(可扩展内存缓冲区)可以一次与两个内存模块通信。