我在读本文当我看到这一段描述连拍模式的文字时，我感到很困惑：
突发模式取决于 CPU 请求的数据将存储在连续内存单元中的预期。内存控制器预计 CPU 正在处理的任何数据将继续来自同一内存地址系列，因此它会一起读取几个连续的数据位。这意味着只有第一位会受到延迟的全部影响；读取连续位所需的时间要少得多。内存的额定突发模式通常用四个用破折号分隔的数字表示。第一个数字告诉您开始读取操作所需的时钟周期数；第二个、第三个和第四个数字告诉您需要多少个周期来读取行（也称为字线）中的每个连续位。例如：5-1-1-1 告诉您读取第一位需要五个周期，之后的每个位需要一个周期。显然，这些数字越低，内存的性能就越好。
这是如何工作的？它如何抵消延迟？RAM 通常如何访问信息？这与突发模式相比如何？
答案1
不同之处在于，对于第一次随机访问，您必须告诉内存芯片地址。地址通常分为两部分，分别是行地址和列地址。这需要时间让信号在控制器和 RAM 端稳定下来。您只需输入连续的位；RAM 芯片会保留一个内部地址计数器，该计数器在每次读取或写入后都会递增。
但是，速度优势主要来自于 RAM 芯片内部将整行数据读取到芯片内部的缓冲区中。行访问速度较慢，但同一行中连续的位可以从这个行缓冲区快速传输。