如何在 Latex 中的 Verilog 代码格式中使用 (^) 符号

Question

我正在 Overleaf 中格式化 Verilog 代码，但其中一行显示错误。我无法插入 (^) 符号。等式应显示为：- MUL_x = (V << 1) ^ c;

可以从此链接查看代码。 https://www.overleaf.com/read/pycynpfzfjyv

Answer 1

代替

{^}{{\verilogColorOperator{^}}}{1}%

经过

{^}{{\verilogColorOperator{\textasciicircum}}}{1}%

并且它似乎可以再次编译成功。

正如评论中提到的，请将这个好例子从背面的链接复制到您的问题中，以便将来的访客使用。链接会随着时间的推移而失效，因此您的示例可能会丢失。