我正在尝试开发一个 GDDR5 控制器，但对 JEDEC 规范文档有点困惑——不同的内存配置可能性似乎都短于三个地址位即可达到指定的容量……？
例如 512M 内存，32x 模式，有 8 个存储体（所有较大的配置都使用 16 个）： 行地址位为 A0-A11（12） 列地址位为 A0-A5（6） 存储体地址位为：BA0-BA2（3）（请参阅 JDEC 规范文件 JSED212B.01 第 12 页表 7 和表 8）
但这仅寻址 2^12*2^6*2^3=2Mi 个寻址位置，每个位置 x32bits = 64Mbs....
您可以对列出的任何其他配置执行相同操作，但仍然无法获得指定的容量。这与存储组或 GDDR5 多路复用其地址线的事实无关，但显然还有其他非标准（不同于 DDR3）的东西我遗漏了？
有谁有见解，请提供意见吗？
答案1
我无法在任何地方找到这些信息，所以如果其他人需要它，可以链接到那里得到很好的回答！
http://www.tomshardware.com/answers/id-2194505/gddr5-memory-addressing.html
简而言之，GDDR5 突发访问仅限于单个列地址，使得地址位置的大小相当于 x32*8 突发长度位