☰

RAM 时序的真正重要性是什么？

tag-icon • tag-icon memory
RAM 时序的真正重要性是什么？

当我们为我们的设备或服务器选择内存时，我们总是注意内存大小、总线速度，但大多数人从不关心 RAM 时序；这个特性的含义是什么，它的真正重要性是什么？

答案1

这里很好地解释了 RAM 时序，即 RAM 总线速度后面的四个数字。这些值控制与内存控制器如何与 RAM 通信相关的各种时序。

  1. CAS 延迟 (tCL) - 这是最重要的内存时序。CAS 代表列地址选通。如果已经选择了一行，它会告诉我们需要等待多少个时钟周期才能得到结果（将列地址发送到 RAM 控制器后）。

  2. 行地址 (RAS) 到列地址 (CAS) 延迟 (tRCD) - 一旦我们向内存控制器发送行地址，我们就必须等待这么多周期才能访问该行的某一列。因此，如果尚未选择某一行，这意味着我们必须等待 tRCD + tCL 个周期才能从 RAM 中获取结果。

  3. 行预充电时间 (tRP) - 如果我们已经选择了一行，则必须等待此数量的周期才能选择另一行。这意味着需要 tRP + tRCD + tCL 个周期才能访问另一行中的数据。

  4. 行活动时间 (tRAS) - 这是一行必须处于活动状态的最小周期数，以确保我们有足够的时间访问其中的信息。这通常需要大于或等于前三个延迟的总和 (tRAS = tCL + tRCD + tRP)。

这些值越低越好。

您不会通过更改任何这些值来损坏 RAM（与修改总线速度或电压不同），如果 RAM 无法处理它，它就无法正确与 CPU 交互，并且您的系统将锁定或崩溃。

标签值存储在 RAM 的串行存在检测 (SPD) EEPROM 中，但某些主板可以覆盖它们。制造商已按照提供的值测试了 RAM，因此如果您偏离制造商的规格，RAM 可能无法可靠地工作（如果您确实使用这些值，建议进行长时间的 Memtest86 测试。）

答案2

RAM 时序基本上是延迟的衡量标准。它是 RAM 从处理器收到命令到处理器可以预期稳定响应所需的周期数。

根据服务器的使用情况，RAM 时序对性能的影响可能会有所不同。RAM 时序不会影响 RAM 的总带宽，后者由总线速度决定，并且不会影响容量。与 SSD 或 HDD 驱动器和其他数据存储方法相比，RAM 的延迟已经非常低，因此当用作热数据的存储时，拥有大容量和带宽比担心时序更有利。服务器还经常使用已注册/缓冲的 DRAM，这有助于实现更大的容量，但代价是延迟更大/时序更差。

Ram Timings 可以指示超频潜力或小幅性能提升，但这主要引起超频爱好者的兴趣，而不是设计可靠、高容量服务器的人的兴趣。

相关内容