我有高通RB5主板。 它是SOC规格表内容如下： CPU: Kryo 585 CPU, 64-bit, up to 2.84 GHz ISP: Qualcomm Spectra 480 ISP with Dual 14-bit image signal processing GPU Adreno 650 GPU w/ support for Open GL ES & Open CL 产品简介链接 lscpu 输出如下： $ lscpu Architecture: aarch64 CPU op-mode(s):...
具体来说，英特尔 MSR，它们在计算机中的物理位置在哪里？它们是否像其他通用寄存器一样位于 CPU 内部？它们是否映射到 RAM？为了读取/写入 MSR，我将一些地址存储在 ecx 寄存器中。这些地址对应的是什么？这些是物理内存地址吗？如果是，我可以从 RAM 中读取 MSR 的值吗？ ...
我知道异常是一种软件中断，但是在中断之后，程序计数器总是返回到引发中断之前的地址，但是在异常之后，如果异常没有得到正确处理，程序可能会终止，这意味着程序计数器不再指向程序指令的内存地址，那么为什么处理会有如此大的差异呢？ 假设我们有一个程序，它将两个数字 A 和 B 相除。首先，程序要求 B，打印 B，然后要求 A，打印 A 计算 B/A，最后打印 B/A。让我们暂时忽略来自键盘的中断。 因此，程序将第一个输入作为 B，然后显示中断中断主程序并执行在屏幕上显示 B 的指令，然后返回到中断发生时主程序的当前指令。现在假设 A 为 0，主程序没有内置处理异常（除...
我是一名研究物联网设备间任务卸载的研究人员。在编程工作中，我遇到了两个术语，即设备的 CPU 周期数和设备的 CPU 频率。我不确定它们是否相同，或者它们之间是否有任何区别。任何可以澄清这一点的参考资料都将不胜感激 ...
所有 ARM 处理器上的 ARM 指令都一样吗？还是只有其中的一个子集是强制性和通用的？ 例如，当 Apple 设计 Mac 芯片时，他们是否可以修改指令集来添加或删除指令？例如，如果代码在 ARM Cortex-A76 上运行，那么它也可以在 Mac 芯片上运行吗？ ...
我有一台 Dell Precision 7550，英特尔至强 W-10885M（Comet Lake），有时，仅在 Ubuntu 上（Windows 上没有），插入电源后我的 CPU 会卡在 800Mhz（使用电池则没有问题）。我试图了解发生了什么，以及是什么触发了这种行为。 问题：我可以尝试读取哪些位/寄存器来readmsr了解发生了什么或触发了什么？如何正确读取它们？如何正确解释它们？ 注意：这不太可能是温度问题，因为我用它检查了温度lm-sensors，一切似乎都很好。我正在寻找信号/触发器，至少要了解它来自哪里。 ...
当今广泛使用的大多数处理器/CPU 的位数都是 2 的幂（通常为 32 和 64，但也有 16、8 和 4 位）。 尽管位数的含义并不一致（有人说它是字大小、寄存器的大小、指令宽度、数据或地址总线宽度等），但这些几乎总是 2 的幂。 我知道有一些例外，例如 Intel 8086 有一个 20 位地址总线，但正如我所说通常2 的幂。 为什么会发生这种情况，有哪些例外，以及为什么？ ...
ARM 规范仅仅是一个指令集，还是包含更多内容，例如硬件实现细节？ 我猜 ARM Limited 作为一家公司的价值（约 3000 亿美元）不仅仅来自于指令集，即使受到专利保护。那么他们真正拥有的是什么？ ...
我有一台 Raspberry Pi 4。 如果我安装 NOOBS/Raspbian 并运行该命令。 uname -m我得到了armv7l一个输出。 如果我在同一个 Pi（同一个硬件）上安装 Ubuntu 運行uname -m收益arm64。 为什么硬件相同，输出却不同？（我认为这与硬件直接相关）？ ...
当我需要在作业中回答这个问题时，我不知道如何区分总线地址的大小和内存大小：用于寻址 8 千字节 = 8192 字节内存的地址总线 16 位大小应该是多少？ ...
我看了英特尔 2021 年架构日于 2021 年 8 月发布（撰写本文时是上个月）。在观看了英特尔关于其新 CPU 的视频后，我——说实话——有点困惑。我猜新的微处理器将不再具有 2 比 1 的线程与核心比率。据说 i5 将有 10 个内核和 16 个线程，i7 和 i9 也类似，我只是不记得它们的具体内容。不过据我所知，新的核心与线程比率是专用内核的结果。如果我没记错的话，有些内核“效率核心”，它们被命名为Efficiency CoresCPU 中的其余核心“性能核心”，毫无意外地被命名为Performance Cores。 当新的微处理器发布时，很难知道...
根据英特尔® Turbo Boost 技术常见问题解答，所有活动核心的睿频频率相同。英特尔的第 8 代和第 9 代数据表，第 1 卷 (PDF)还提到： 所有活跃处理器 IA 核心共享相同的频率和电压。在多核处理器中，将选择所有活跃 IA 核心中请求的最高频率 P 状态。 因此，似乎 Intel x86 CPU 的所有活动核心在任何时间都处于相同的 P 状态，即它们以相同的频率运行。 但是，不同的硬件监控工具（例如 HWiNFO64、Rivatuner Statistics Server）经常会显示不同的图像，因为不同的内核似乎以不同的频率运行。这是因为...
语境：英特尔和 AMD 长期以来一直是 CPU 行业的激烈竞争对手。最近，AMD 似乎已经成功制造出单核 IPC 高于英特尔的处理器（例如 Ryzen 5000 系列）。 假设我们有以下场景（这些数字显然只是为了演示） 工作量：1000 条指令执行 X 英特尔 CPU IPC：10，但英特尔 CPU 擅长执行指令 X（<- 这可能吗？） AMD CPU IPC：20 AMD CPU 是否总是能更快地完成这些工作负载？或者，具有较低 IPC 的 CPU 实际上是否能比具有较高 IPC 的 CPU 更快地完成某些工作负载如果组成工作负载的指令在给定的 CP...
我研究处理器已经有一段时间了，我发现有很多可用的处理器架构。既然我们有了可行的处理器架构，为什么还要创建其他架构呢？ 我明白我们必须创建更好的架构。但是，特定架构将以特定方式执行任务。那么，特定架构的哪些缺点必须由另一个（更好的）架构来弥补呢？ ...
我在某种程度上了解多线程和任务，但知道在操作系统之外，大多数 Windows 应用程序仅限于使用 1/N CPU 来实现平均最大利用率。 对于双核来说，这是 50%，对于 4 个 CPU 来说，这是 25%，对于所有 8 个 CPU 来说，这是 12.5%。如果使用 Procexp.exe 释放 CPU 或选择偶数或奇数 CPU，这不会改变结果。 我的问题 有没有办法将利用率提高到超出此操作系统限制的水平。我理解如果将某个应用程序的利用率设为 100%。操作系统可能会在预期或要求的超时期限内因硬件 I/O 无响应而出现蓝屏，但即使 50% 或 75% 也会改...