据我所知,根据维基百科有关 CAS 延迟的介绍:
CL 是内存控制器告诉内存模块访问 RAM 模块上的特定内存列,与给定阵列位置的数据在模块的输出插针。
因此上面的定义是关于读从内存控制器和 RAM 模块发送的命令在其输出数据上返回存储的数据。但是写命令?CAS 延迟是否相同?或者写入的内存时序与读取的内存时序完全不同?
据我所知,根据维基百科有关 CAS 延迟的介绍:
CL 是内存控制器告诉内存模块访问 RAM 模块上的特定内存列,与给定阵列位置的数据在模块的输出插针。
因此上面的定义是关于读从内存控制器和 RAM 模块发送的命令在其输出数据上返回存储的数据。但是写命令?CAS 延迟是否相同?或者写入的内存时序与读取的内存时序完全不同?