CPU 如何决定使用哪个缓存来存储刚从内存中检索的数据？ 据我所知，CPU 可以访问（读取或写入）的最小内存单位是 64 字节（x86_64、DDR3/DDR4），以 8 次传输（64 位 x 8 次）突发传输。这个 64B 单元称为缓存行，因为它一到达就立即存储到 L1 中（每个条目为 64B + 标签）。 编译后的代码充满了交错的指令和数据 - 许多指令将数据作为指令本身的一部分 - 操作码后面跟着立即数据。这是否被视为完整的指令并因此存储在 L1i 中？L1i 和 L1d 条目都是 64B 宽吗？整个缓存行是存储在 L1i 还是 L1d 中？或者 ...
核心有自己的执行单元和加载/存储缓冲区（额外的“缓存” - 除 L1 之外）。 这些执行单元有自己的寄存器吗？内核也有自己的专用寄存器吗？还是所有内核（及其执行单元）都共享 CPU 寄存器？或者我们有共享寄存器，而其他一些寄存器是内核专用的？ 是否可以在一个核心上的一个刻度内执行多个 CPU 机器指令（但核心的执行单元不同 - 在超线程模式下也可以并行执行）？ 每个核心是否真的都有自己的 (专用) FPU 和 ALU 作为执行单元？我以为 CPU 只有一个 FPU（无论核心数量多少）。 ...
我们有一个系统优化问题，需要明确 CPU 执行的工作流程。具有多级缓存的现代 CPU（例如 Intel Xeon）如何执行原本存储在计算机硬盘上的程序？ 我知道程序大致是先加载到内存中，然后 CPU 解码指令并从内存中获取所需的数据。但是，CPU 从 DRAM 加载指令的详细工作流程是什么，其中涉及所有可能的缓存级别（可能是从 DRAM 到 L3 缓存、L2 缓存和 L1 指令缓存，或者直接从 DRAM 到 L1 指令缓存），以及 CPU 加载数据的详细工作流程（从 DRAM 到 L3->L2->...
根据现实世界的技术' 文章“英特尔的 Sandy Bridge 微架构”： “Sandy Bridge 的 uop 缓存分为 32 组和 8 路，每行 6 uop，总共 1.5K uop 容量。uop 缓存严格包含在 L1 指令缓存中。每行还保存元数据，包括行中有效 uop 的数量以及与 uop 缓存行相对应的 x86 指令的长度。映射到 uop 缓存中的每个 32B 窗口可以跨越一组 8 路中的 3 路，最多 18 uop - 大约 1.8B/uop。如果 32B 窗口有超过 18 uop，则它无法放入 uop 缓存中，必须使用传统的前端。微码指令...
我在 HP DL585 G7 服务器中安装了 4 个 AMD Opteron 6274 CPU。Windows Server 2016 仅显示这些 CPU 具有 12MB 的 L3 缓存，尽管互联网上的每个来源都说它们应该具有 16MB（2x8MB）的 L3 缓存。 当服务器启动时，它会显示 CPU 具有预期的 16MB L3 缓存。 Windows Server 2016 正确报告其 16MB (8x2MB) 的 L2缓存。 CPU-z 认为每个 CPU 只有 6MB 的 L3 缓存（或者这可能是 CPU-z 的一个错误，因为它至少应该报告 2x6M...
按照我自己的理解，对于需要CPU处理的数据，应该放在内存与此同时，CPU 本身也高速缓存存储器，也用于访问数据。众所周知，CPU 缓存比任何其他类型的内存都“更接近”CPU 并且速度更快。但我不太清楚，数据是否必须放在 CPU 缓存中才能处理？如果是，缓存如何保存大量数据？（与 RAM 相比，缓存大小往往很小，最多几 MB，通常小于 1）如果不是，CPU 如何决定将哪部分数据保存在其缓存中？ 我对交换也有点困惑。CPU 是否可以将其视为 RAM 的一部分并直接从 HDD 处理保存在那里的数据？ ...
假设我有一个 32 位可寻址内存和一个 4 kib 直接映射缓存。假设缓存的每个条目（行）都由一个唯一字（32 位）组成。 我们可以推断索引的大小为 10 位，因为 4*2^10 字节 / 4 = 2^10 字 = 2^10 行。 现在，由于每行只有一个字，我假设我们不需要偏移字段。因此，缓存的地址按以下方式分解： 位 0 至 9 ：索引 位 10 至 31：标签 我的逻辑有错误吗？ ...
我只是想知道，当 CPU-Z 或 CPU-ID 等程序检测到你的缓存级别时，它会说，例如： L1 D-Cache 大小：16Kb“x 8”（4 路组相联）L1 I-Cache 大小：64 Kb“x 4”（2 路组相联） x 8 和 x 4 指的是什么？如果可能的话，请提供一些背景信息。我对它可能意味着什么有一些想法，但不想继续不了解。 我对此很感兴趣，因为我已经在论文中描述了我的 CPU 的不同缓存级别。 对于那些欣赏视觉效果的人来说，以下是该程序的图像： http://image.prntscr.com/image/b6d216efd51449ef...
所有现代多核 CPU 都至少有一个三级缓存（请参阅为什么我们需要多级缓存？）。 L1 速度最快，体积最小；L2 延迟稍大，但体积较大；L3 保存处理器中所有核心共享的数据（体积更大，速度更慢）。一切都很顺利。 但是，在谷歌上搜索短语“L4 Cache”不会得到空结果。显然有些 CPU 确实包含 L4 缓存（显然 Intel Broadwell i7-5775C 确实有 128MB eDRAM 作为 L4 缓存）。 有人知道 L4 缓存的用途吗？我找不到任何有关其用途和功能的文档。 ...
我正在做一份高等计算的往年试卷，然后出现了以下问题 描述高速缓存不会提高处理器性能的情况（1分） 评分标准中给出的答案（我个人认为非常薄弱）是 当指令不在缓存中时，必须访问主内存 在思考其他答案时，我认为如果程序没有充分利用处理器缓存，它可能会变慢，就像 RAM 中的内存泄漏一样。然后我意识到我不知道程序是否能够控制写入或来自缓存的内容，一点研究都没有帮助。我想知道的是缓存是在什么级别处理的，软件程序、操作系统还是处理器本身？是否确实存在缓存不会改善甚至损害计算机性能的情况？ 干杯，kerr_max ...
我正在处理大型文档，这（可能）需要 Word 来“缓存”大量数据。因此，经过几分钟的编辑后，Word 会在几分钟内冻结（高 CPU、风扇）。冻结可能是在 Word 开始缓存时发生的。对于大型文档来说，这似乎很正常（同样的 docx 对我的同事也是如此，他的电脑更强大，只是冻结时间更长）。理论上，当我打开文档时它应该缓存，但事实并非如此。所以这让我无法工作。 只有在编辑一定量后，它才会冻结（因此会缓存）。要强制缓存，我需要编辑几分钟，然后它就会冻结，我必须等待它复活（这需要一段时间）。 有没有办法在我打开文档时强制 Word 缓存该文档（而不是在对其进行少...
现代 CPU 的 L3 缓存可达数十兆字节（例如 24MB）。W98SE 至少需要 16MB RAM 才能运行（建议 24MB）。是否可以将 L3 缓存用作 RAM，而无需连接任何外部 RAM？ ...
我正在做一份计算机科学综合考试，我觉得答题纸是错的。问题如下： 以下哪一个单元不位于微处理器中？ 1）缓存 2）内存 3）控制单元 4）2和3 我认为选项2是正确的，但是答题纸上标的是选项4， 但是关于图像： 我坚持我的答案。我错了吗？ ...
我知道 ARM Cortex A9 处理器可以配备 PL310 缓存控制器。 但是我不确定其他 ARM 处理器是否支持 PL310 缓存控制器？我搜索了 Cortex A7、A53 和 A57，似乎都不支持 PL310。ARM 是否可能放弃了 PL310 缓存控制器？ ...